# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 63-144494(43)Date of publication of application: 16.06.1988

(51)Int.Cl. G11C 11/34


G06F 12/08

G06F 12/08

(21)Application number: 61-290203 (71)Applicant: ALPS ELECTRIC CO LTD

(22)Date of filing: **05.12.1986** (72)Inventor: **KUMADA TOMOHIRO** 

## (54) REFRESH SYSTEM FOR MAIN MEMORY



## (57) Abstract:

PURPOSE: To prevent delay in access by using a cache comparator so as to compare the content of a tag memory with a high-order address when a low- order address is inputted and giving a refresh signal by a timer clock when the coincidence period continues for a prescribed period or over.

CONSTITUTION: A cache memory 13 uses a cache comparator 15 to compare the contents of a tag memory 14 receiving a low-order address at a part of an address from a CPU 10 with the high-order address and a coincidence signal is outputted for high speed operation. A refresh signal is raised a the leading of the cache access signal and when the cache access signal has a prescribed time or over of interval, a refresh signal is caused by the refresh request signal by a timer clock. In this case, since no access is given to a DRAM 11 being the main memory, the

refresh signal and the signal accessing the main memory 11 from the CPU 10 do not collide with each other. Thus, the retarded access is prevented.

### 母日本国特許庁(∫P)

① 特許出願公開

## 母 公 開 特 許 公 報 (A)

昭63-144494

@int\_Cl\_\*
G 11 C 11/34
G 06 F 12/08

維別記号 363

310

庁内整理番号 J-8522-5B E-7927-5B Z-7927-5B **④公開 昭和63年(1988)6月16日** 

審査請求 未請求 発明の数 1 (全4頁)

匈発明の名称

メインメモリーのリフレツシユ方式

到特 顧 昭51-290203

❷出 順 昭61(1986)12月5日

69発明者 終日

发 広

東京都大田区雪谷大塚町1番7号 アルプス電気株式会社

内

⑪出 願 人 アルプス電気株式会社

東京都大田区雪谷大塚町 1 番 7 号

#### 明細舞

#### 1. 売別の名称

メインメモリーのリフレッシュ方式

#### 2. 特許耕業の種類

CPUからのアドレスの下位フドレスが入力されるタグメモリーの内容と、上位アドレスを比較するチャッシュ限比較器で、一致した場合ごとにリフレッシュ信号を与え、簡単一致期間が一質以上となる場合にはダイマダロックによるリフレッシュ信号を与えるようにしたことを轉載とするメインノモリーのリフレッシュ方法。

#### 3. 異關の詳細な説明

〔廃業上の利用分野〕

本務所はメインメモリー、特に安価にて供給されるダイナミック自AMを高速アクセスするためのキャッシュメモリーを組み込んだ国路においてリフレッシュする方式の改良に関する。

#### (発果の技術)

一般的に、キャッシュメモリーを飼いたアクセ ス方式は第3例として示すプロック版のような

ハードウェアによって襲行されている。源ち、第 3段にあって窓中1ほCPUであり、このCPU 1かののアドレスが発生すると、そのアドレスの 一部である下位アドレスをタグメモリー2のアド レスとして入力も、ものクグメモリーの内容と、 CPUIからの上位アドレスとを比較舞るで追較 して、一致していれば、高速のキャッシュメモ リーも内はデータがあることとなるので高速アク セスセデータを読み込むようになっている。又、 一致していない時には適常のアクセスでダイナ ミックRAMを用いたメインメモリー5からゲー タをCPU」に取り込み、その時にそのデータの 外容をキャッシュメモリー4内に関き込むことも 行なうものとなっている。艾、このキャシュメモ リー4を用いたアクセス方式は、ライト時に種類 宿アクセスによって行うため、特は高速アクセス はでき得ない。

又、このキャッシェスモリールを用いた万丈は メインメモリー5として過常は新記したようにダ イテミック3AMを使用するのでリフレッシュを 格なうことが必要とされるが、従来、このリフレッシュ方式はタイマを開いて一定時間ごとにリフレッシュ信号を与えることによりなされていな。

#### (強羽が解抉しようとする問題点)

しかしながら、上部したようなキャッシュメモリーを組み入れたアクセス方式におけるリフレッショ方式によると、そのリフレッショ信号がCP B1からメインメモリー5をアクセスする場合に ぶつかってしまうことがあり、アクセスが軽くなってしまうという問題点があった。

そこで、本産明は係る健康の技術の関節点に着 目してなされたもので、かかる問題点を解消し て、リフレッシュ情号がCPUからのアクセスと ぶつかってしまうことを難け、アクセスを選らせ でしまうことがないようにしたメインメモリーの リフレッシュ方式を検供することを目的としている。

(調罐点を解決しようとするための手段) この目的を達成するために、本発明に係るメイ

#### を参照して詳細に説明する。

第1回は一般的なキャッシュメモリを思いた? クセス方式の開動点を是正するため、スタティッ クカラム貯食との長頭のみを生かしたアクセス方 **我を実行するためのハードウェアのブロック図で** あり、窓中10はCPU、11はダイナミック系 AMを用いた循環のメインメモリーである。この メインメモリー11ほうモリコントロール12に よって無傷されるものとなっている。又、鹽中1 3位高速のキャッシュメモリーであり、この キャッシュメモリー13ほCFU10からのアド レスの一緒の下版アドレスが人力されるタグメモ リー(4の内容と上位フドレスをキャッシュ用誌 候機し5によって比較され、一致語号が出て高速 数件を行なうものとなっている。又、國中18は アドレスフェリップクロップであり、このアドレ スフィリップクロップ18には瞬間したキャッ シュメモリー13の高速動作時のアギレスがセッ もぎれ、次のアクセス時にスタディックカラム用: 比較器もでで一致した時に高速動作ができるよう。 ンスモリーのリフレッシュ方式は、CPUからのアドレスの下位アドレスが入力されるタグメモリーの内容と、上位アドレスを比較するキャッシュ用比較器で、一致した場合ごとにリフレッシュ信号を多え、前記一致期間が一定以上となる場合にはダイマクロックによるリフレッシュ信号を参えるようにしたことを執敬としている。

#### (作用)

メイン/モリーのリフレッシュ方式を上記したような公正とすることだよって、キャッシュ別比 機器が一致してキャッシュメモリーが高麗動作し でいる場合には、メインメモリーであるダイナ ミックRAMにはアクセスしていることはないの で、その時にリフレッシュ機器を挙えてやれば、 そのリフレッシュ機器を挙えてやれば、 そのリフレッシュ機器を示えてやれば、 そのリフレッシュ機器を示えてやれば、 そのリフレッシュ機器ということが動正さ なり、アクセスが軽くなってしまうことが動正さ れることとなるのである。

#### (実施例)

次に、太発明の実施の一個を第1別方景路2別

準備される。又、スタティックカラム用は散器」 7から一致信号が出た場合にはスタティックカラ 占による高速動作が行なわれるが、そのデータは キャッシュメモリー13にもさったされ、次のア クセスは頻えられるものとなっている。尚、図中 18はチャッシュメモリー13によるかスタ ティックカラムによるかの選択遊踏であり、この 透択原路18はチャッシュコントロール18、ス タティックカラムコントロール20を介して前線 メモリーコントロール12に供与を送るものと なっている。又、悪2回は、かかる原葉構成に あって、ダイナミックHAMを用いたメインスも リー11に必要なサフレッシュ動作の信号を示す 概念図であり、Aは通常と関係なタイマグロック によるリフレッシュのリクエスト発导、B位リフ レッシュ信号、Cがチャッシュアクセス信号であ り、水葱明の場合には、リフレッシュ信号は キャッシュアクセス僧母のなち上がりと問跡に発 せられるものとなっており、そのチャッシュアク セス博号が一定時間は左閉翳があいてしまう場合

#### 特別的63-144494 (3)

には通常のタイマクロックによるリフレッシュの リクニスト哲等によってリフレッシュ信号が発せ られるものとなっている。

尚、本強明に係るメインメモリーのリフレッシュ的武は、特に第1階に示されるようなスタティックカラム方式をも組み込んだ回路に取られて実施されるものではなく、後来例として乗した。3 関のようなキャッシュ方式にも実施可能なことは勿論である。

#### 〔美明の効果〕

上述したように本境別に係るメインメモリーのリフレッシュ方式によれば、キャッシュアクセス、即ち、キャッシュ用比製器から一数数号が出た粉にはCP Uからメインメモリをアクセスしていることはないので、この時にリフレッシュ動作を行なえば、モのリフレッシュ情号とCP Uからのアクセス医母がぶつかることはなく、アクセスの遅れが生じることはないものとなっている。

#### 4、 関節の簡単な疑問

第1図は木発明は揺るメインメモリーのリッ


レッシュ方式が塞行されるハードウェアの回路ソロック例、第2回は何リフレッシュのタイミングを変わす無号の概念図、第3回は一般的なチャッシュメモリを拒み込んだ回路のプロック図である。10mcPU11mxインメモリー

- 13いチャッシュメモラー
- 14…タグノモリー
- 1.5 …チャッシュ用比較器
- **る…リクエスト個号 B…リフレッシュ信号**
- ロバチェッシュアクセス信号

特許退顧人 アルブス電気機式会装 代表徴 弁関 藤文道



## 第 1 図



# 

## 第 3 図

